VerilogによるLSIの論理回路の設計・検証【本厚木】
| 求人番号 | k-20210106R2 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 |
|
| 必須スキル | ・Verilogの読み書きが出来る ・論理回路の設計・検証の経験 開発環境：Linux |
| 歓迎スキル | ・VCSでのシミュレーション実行 ・アサーション(SVA)読み書き ・AMBA(APB) CPUを用いた設計検証経験 ・高速シリアルI/Fバス(DP, PCIe, SATA, USB3.0, Mipiなど)概要 ・バージョン管理システム(Git, Subversion, Mercurial等) |
| 勤務地 | 神奈川県厚木市 |
| アクセス | 本厚木駅 バス 10分（徒歩 25分） |
| 給与 | 月給制 40万円 ～ 50万円 スキル見合い。 |
| 勤務時間 | 9：00 ～ 18：00（休憩 12：00 ～ 12：45、15：00 ～ 15：15） ※フレックスタイムあり |
| 休日 | 年間休日 125日 土日祝日、GW、夏季、年末年始 |
| 通勤費 | 交通費別途支給 |
| 期間 | 2021年1月 ～ 長期 |
| 諸手当・福利厚生 | 昇給年1回（毎年４月） ミニボーナス年2回（7月/12月） 社会保険完備 特別休暇あり その他、季節毎のイベントあり |
| 備考 |
