求人番号	k-20200702R20
大分類	技術部
仕事内容	・メモリ製品のレイアウト開発業務。・回路図、設計仕様書を基にレイアウトエディタ（Cadence社Virtuoso Layout-XL）を用いて回路パターンを作製し、各種物理検証（DRC：Design Rule Check/LVS：Layout Vs Schematic 等）を行う。
必須スキル	・半導体業務経験者・メモリ（アナログ）レイアウト経験がある。
歓迎スキル	・自動系レイアウト(P&R)経験者・Cadence Layout-Tool（Virtuoso-XL）でのレイアウト実務経験がある。（アナログ／マニュアル　レイアウト）・物理検証の経験（DRC/LVSのエラーが解析できる）がある。・メモリの知識を有する・レイアウト（メモリレイアウト）に興味のある方
勤務地	神奈川県横浜市
アクセス	JR大船駅　徒歩5分
給与	月給：40万～55万
勤務時間	9：00～18：00（休憩12：00～13：00）フレックスタイム（コアタイム 11:00～15:00）
休日	年間休日　125日　土日祝日、GW、夏季、年末年始
通勤費	交通費別途支給
期間	2020年10月～2021年3月（延長の可能性あり）
諸手当・福利厚生	昇給年1回（毎年４月）ミニボーナス年2回（7月/12月）社会保険完備特別休暇ありその他、季節毎のイベントあり
備考

お仕事をお探しの方RECRUIT