デジタル回路設計・検証
| 求人番号 | K-191119M3 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 | 【画像処理ブリッジ設計検証】 ・CMOSイメージセンサから出力された画像データを後段のSoCへ 画像フォーマット変換を行うブリッジコアブロックのロジック部の設計，検証業務 ①機能仕様書（機能仕様書、設計仕様書、検証項目表、RTL(Verilog)等の前製品開発資料）をinputとし、設計仕様書の作成、RTLコーディング、Spyglassチェック、検証項目表作成等を行う。 ②ブロック／ＴＯＰ検証、コードカバレッジ解析、アサーションを用いた検証、Cモデルを用いた一致検証等の検証作業も行う。 |
| 必須スキル | ・Spyglass，VCS または Incisive，JasperGoldの使用経験がある。 ・Perl,C言語,Verilogによるプログラムの経験がある。 ・Linux, CVSまたはSVNの環境/ツールの作業経験がある。 ・高位設計（Stratus）の経験がある。 ・FPGA（Xilinx、Vivado）の経験がある。 |
| 歓迎スキル | |
| 勤務地 | 神奈川県厚木市 |
| アクセス | 小田急本厚木駅からバス7分 |
| 給与 | 月給：409,750円～ 419,063円（月時間140時間～180時間固定） 超過精算あり。 |
| 勤務時間 | 9：00～18：00（休憩12：00～13：00） |
| 休日 | 年間休日 125日 土日祝日、ＧＷ、夏季、年末年始 |
| 通勤費 | 交通費別途支給 |
| 期間 | 即～長期 |
| 諸手当・福利厚生 | 昇給年1回（毎年４月） ミニボーナス年2回（7月/12月） 社会保険完備 特別休暇あり その他、季節毎のイベントあり |
| 備考 |
