【派遣】Verilog・VHDLによるLSI論理設計検証／渋谷
| 求人番号 | K-20210712R4 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 | 【業務概要】
|
| 必須スキル | ・Verilog/VHDLによる設計・検証経験が3年以上ある方。 ・画像系、通信系、CPU（ARM等）のいずれかの知見がある方。 ・アサーション（SVA等）を使用した検証経験のある方。 |
| 歓迎スキル | ・C言語の知識がある方。 ・UVM、System Verilogを用いた検証経験のある方。 ・高位設計言語（SystemC）による回路設計・検証経験のある方。 |
| 勤務地 | 東京都渋谷区 |
| アクセス | 各線「渋谷駅」 |
| 給与 | 月給制 ４０万円 ～ ５０万円＋ミニボーナス年2回 ◎これまでの経験やスキル、前職給与を考慮し決定します。 |
| 勤務時間 | ・9：00 ～ 18：00（実働 8時間） ・休憩 12：00 ～ 13：00 |
| 休日 | ◇年間休日125日 ◇土日祝日 ◇ゴールデンウイーク休暇 ◇夏季休暇 ◇年末年始休暇 |
| 通勤費 | 交通費別途支給（月5万円まで） |
| 期間 | 2021年8月 ～ 2021年12月 延長予定：有 |
| 諸手当・福利厚生 | ◇ミニボーナス 年２回（７月・１２月） ◇昇給 年１回（４月） ◇各種社会保険完備 ◇特別休暇あり ◇その他季節毎のイベントあり（BBQパーティー、景品付き忘年会など） |
| 備考 |
