SoC開発における高速インターフェース(Analog IP)の組込み業務
| 求人番号 | K-2025102703 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 | ＜ご担当いただく業務＞ ①高速インターフェースの選定 ・PCIe PHYやDDR PHYなどのアナログIP（PHY）を選定します。 ②信号品質の確保 ・インターフェースの信号品質（Signal Integrity）を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。 ③評価と解析 ・IPベンダーから提供されるアナログ設計の評価結果を収集します。 ・必要に応じて、実機評価や信号品質解析（SI解析）を自ら実施します。 ④部門間の調整 ・装置設計（基板やファームウェア開発）部門と連携し、調整を行います。 ⑤フィードバックと渉外対応 ・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。 |
| 必須スキル | ・高速インターフェースにおけるSI（Signal Integrity）解析業務の経験がある ・TOEIC 550点以上かそれと同等の英語力を持っている (英語を使用するシーン：KIOXIA海外現法/ベンダーと会議やメールでのやりとりが発生) |
| 歓迎スキル | ・JEDECが定めるDDRおよびLPDDRメモリ規格についての知見がある ・PCI-SIGが策定したPCIeインターフェース規格についての知見がある ・IP/EDAベンダーとの渉外対応の経験がある |
| 勤務地 | 神奈川県横浜市栄区 |
| アクセス | 大船駅から徒歩5分 |
| 給与 | 月給 500,000～600,000円 ・想定年収 6,000,000～7,200,000円 ・みなし残業代 83,906～100,688円 |
| 勤務時間 | 8:30～17:15 実働7.75時間＋休憩1時間 |
| 休日 | ・完全週休2日制 ・年間休日120日以上 ・夏季休暇 ・年末年始休暇 ・ゴールデンウイーク休暇 |
| 通勤費 | 交通費別途支給（月5万円まで） |
| 期間 | 即～長期 |
| 諸手当・福利厚生 | ◇社会保険完備 ◇交通費支給あり ◇昇給（年1回）制度 ◇ミニボーナス（年2回）支給制度 ◇転居支援金あり（地方都市の場合） ◇勤続10年表彰あり ◇無料でeラーニングを受講可能 ◇社員同士の親睦を深める社内イベントを多数実施 |
| 備考 |
