SOCのDFT設計
| 求人番号 | K-2025102901 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 | ＜ご担当いただく業務＞ SOCのDFT(テスト容易化）設計業務となります。 |
| 必須スキル | ◎ 物理設計、特にDFT設計手法開発またはDFT回路設計に関わる半導体エンジニアとしての実務経験が3年以上ある ◎故障診断、故障解析、歩留解析に関する実務経験または知識を持っている ◎ファンドリーやEDAベンダーとの交渉実務経験、またはそれに匹敵する職務経験がある |
| 歓迎スキル | TOEIC 600点もしくは同等以上の英語でのビジネスコミュニケーションスキルがある |
| 勤務地 | 東京都千代田区 |
| アクセス | 麹町駅から徒歩1分 |
| 給与 | 月給 450,000～550,000円 ・想定年収 5,400,000～6,600,000円 ・みなし残業代 90,000～110,025円 |
| 勤務時間 | 9:00～17:30 実働7.5時間＋休憩1時間 |
| 休日 | ・完全週休2日制 ・年間休日120日以上 ・夏季休暇 ・年末年始休暇 ・ゴールデンウイーク休暇 |
| 通勤費 | 交通費別途支給（月5万円まで） |
| 期間 | 即～長期 |
| 諸手当・福利厚生 | ◇社会保険完備 ◇交通費支給あり ◇昇給（年1回）制度 ◇ミニボーナス（年2回）支給制度 ◇転居支援金あり（地方都市の場合） ◇勤続10年表彰あり ◇無料でeラーニングを受講可能 ◇社員同士の親睦を深める社内イベントを多数実施 |
| 備考 |
