Archive for the ‘技術部’ Category
急募【横浜駅、桜木町】半導体アナログレイアウト（チップトップ設計）、ブランクOK
2024-10-17
【業務概要】：
CHIPのTOP設計。マニュアル配線によるアナログレイアウト設計および検証。
・アナログIP（IO,PLL等）の実装仕様を理解し、電源配線、
アナログ信号配線を手配線する。
・フリップチップ（BUMP）のRDL配線（BUMP-IO間）を手配線する。
・チップ全体のPV(DRC/LVS/ERC等)、IR-DROP検証を実行し、解析結果、
修正方法をP&R担当へフィードバックする。
・スクリプト（処理自動化、結果まとめ等）の作成・修正、
プログラム言語はシェルスクリプト、tcl、perl
急募【川崎】デジタル半導体のインプリ設計、ブランクOK
2024-10-16
【業務概要】：
ASIC,SOCなどのデジタル半導体の論理合成、自動配置配線、
静的タイミング解析（STA）、テスト容易化設計（DFT）の
いずれかを実施。
急募【桜木町】デジタル半導体のインプリ設計、ブランクOK
2024-10-16
【業務概要】：
ASIC,SOCなどのデジタル半導体の論理合成、自動配置配線、
静的タイミング解析（STA）、テスト容易化設計（DFT）の
いずれかを実施。
急募【厚木】デジタル半導体のインプリ設計、ブランクOK
2024-10-16
【業務概要】：
ASIC,SOCなどのデジタル半導体の論理合成、自動配置配線、
静的タイミング解析（STA）、テスト容易化設計（DFT）の
いずれかを実施。
急募【新横浜】デジタル半導体のインプリ設計、ブランクOK
2024-10-16
【業務概要】：
ASIC,SOCなどのデジタル半導体の論理合成、自動配置配線、
静的タイミング解析（STA）、テスト容易化設計（DFT）の
いずれかを実施。
急募【渋谷】デジタル半導体のインプリ設計、ブランクOK
2024-10-16
【業務概要】：
ASIC,SOCなどのデジタル半導体の論理合成、自動配置配線、
静的タイミング解析（STA）、テスト容易化設計（DFT）の
いずれかを実施。
急募【立川】半導体デジタル回路設計、ブランクOK
2024-10-16
【業務概要】：
半導体LSIのデジタル回路設計と回路検証業務です。
仕様検討、RTL設計、EDA検証、各種ドキュメント作成
急募【厚木】半導体アナログ回路設計、ブランクOK
2024-10-16
【業務概要】：
半導体LSIのアナログ回路設計と回路検証業務です。
オペアンプ、基準電圧源、基準電流源やI/Oなど、基本的な
半導体のアナログ回路設計。
設計報告書など各種ドキュメント作成。
最先端のプロセステクノロジーで最先端のLSI設計が行え、
最先端のアナログ回路設計のスキルが身に付けられます。
急募【厚木】半導体アナログレイアウト設計、ブランクOK
2024-10-16
【業務概要】：
半導体LSIのアナログレイアウト設計とレイアウト検証業務です。
オペアンプ、基準電圧源、基準電流源やI/Oなど、基本的な
半導体のアナログレイアウト設計。
設計報告書など各種ドキュメント作成。
最先端の2nm～5nm、FinFETなどのプロセステクノロジーで最先端の
LSI設計が行え、最先端のアナログレイアウト設計のスキルが身に付けられます。
急募【大船】半導体テストエンジニア アシスタント（未経験歓迎）
2024-09-08
半導体（CHIP）の試作品のテスト・評価業務になります。
スマートフォンやUSBメモリ、サーバーの中に入る メモリ半導体を
テスト・評価する業務です。
若手の方多くが活躍中の職場です。
具体的な業務内容は、
・C言語で半導体のテストプログラムを作成
・そのプログラムを使ってプロトタイプ品の良品/不良品選別
・試作品の評価
を行って頂きます。
大手半導体メーカーでのお仕事ですので最先端のスキルが身に付けられます。
ベテランのエンジニアの方からテストの仕方や半導体の基礎など
親切丁寧にお教え致します。 （OJT教育します。）
« Older Entries
