Author Archive

組込みソフト開発（C,C++)

2025-10-27

＜ご担当いただく業務＞

印刷複合機の開発業務となります。・装置の調整機能・結合検査仕様書作成・シミュレータでの結合検査実施・実機での結合検査実施

新規メモリ開発におけるメモリ評価

2025-10-27

＜ご担当いただく業務＞

・新規メモリ開発におけるメモリアレイ評価・新規メモリ開発における回路評価・新規メモリ開発における高速インターフェース評価・新規メモリのウエハテストプログラム作成、パッケージテストプログラム作成・新規メモリのウエハテストやパッケージテストにおける不良解析【使用ツール】メモリテスタ（ADVANTEST、テラダイン）用プログラム作成および操作

組込み開発(SSDファームウェア開発）

2025-10-27

＜ご担当いただく業務＞

エンタープライズ、データセンター及びAI向けSSDのファームウェア開発業務となります。 ※主な担当業務・SDのテスト・モジュールの設計・コーディング・デバッグ・ドキュメントの作成

次世代高速メモリ（UFM)のファームウエアの評価業務となります。・評価スケジュールの策定と管理 →製品評価の計画を立て、スケジュールを管理することで、効率的かつ戦略的な評価プロセスの推進を目指す・不具合解析と改善効果の確認 →UFSデバイスの動作に関する評価を行い、不具合の解析を通じて改善効果を確認・評価機器の開発 →製品評価に必要な機器の開発、評価ボードの作成、ドライバの作成を行い、評価環境を整備・データ解析 →統計やAIを活用して、評価やテスト結果を解析し、データに基づく意思決定をサポート

SoC（メモリコントローラ）のレイアウト設計

2025-10-27

＜ご担当いただく業務＞

SoC（メモリコントローラ）のレイアウト設計（メモリ周辺回路のレイアウト設計）業務となります。 ※主な担当工程：物理合成～GDS作成【使用ツール】・母体設計・量産テスト回路（Logic Scan、Memory BIST)の実装・検証・物理合成・CTS(Clock Tree Synthesis) ・Route (配線) ・電源設計・PV (Physical Verification)

SoC開発における高速インターフェース(Analog IP)の組込み業務

2025-10-27

＜ご担当いただく業務＞

①高速インターフェースの選定・PCIe PHYやDDR PHYなどのアナログIP（PHY）を選定します。 ②信号品質の確保・インターフェースの信号品質（Signal Integrity）を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。 ③評価と解析・IPベンダーから提供されるアナログ設計の評価結果を収集します。・必要に応じて、実機評価や信号品質解析（SI解析）を自ら実施します。 ④部門間の調整・装置設計（基板やファームウェア開発）部門と連携し、調整を行います。 ⑤フィードバックと渉外対応・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。

SoCの検証実施業務

2025-10-27

＜ご担当いただく業務＞

UVM（Universal Verification Methodology）を基にした検証環境を構築業務となります。・カバレッジ取得環境の設計・チェッカの作成と組み込み・性能モニタの作成検証項目やテストシナリオ・アサーション等を作成し、ベクタベース検証とフォーマル検証及び検証結果の取りまとめをしていただきます。【使用ツール】・作業環境：Linux/Windows ・使用言語：SystemVerilog、Verilog-HDL、C/C++、スクリプト言語(Python、Perl、Rubyなど) ・ツール：Verilogシミュレータ、波形ビューワー、 Formal検証ツール、検証IP(VIP)