【派遣】FPGA設計・検証／本厚木
| 求人番号 | K-20210616R1 |
|---|---|
| 大分類 | 技術部 |
| 仕事内容 | 【業務概要】
|
| 必須スキル | ・ロジック部の検証環境構築の経験がある方。 ・単体検証環境の構築や全体環境の修正等ができる方。 |
| 歓迎スキル | ・要求仕様書（アルゴリズム）から回路イメージに落としこむことができる方。 ・アプリケーションノート等から設定値を作成し、システム評価が行える方。 ・要求仕様、設計仕様より検証仕様書、検証項目表が作成できる方。 ・課題に対し、自発的に調査し解決出来る方。（オペレータ作業ではない） ・下記EDAツールが使用できる方。 （Spyglass、VCS または Incisive） ・下記言語で実務での開発経験がある方。 （Perl、C言語、Verilog、System Verilog） ・SystemVerilogの読み書きができる方。 （提供されるIP及び検証環境がSystemVerilogを使用している場合があるため） ・下記環境での作業、ツールの使用経験がある方。 （Linux、CVS/SVN/Git） ・実務でのFPGAの開発経験がある方。 ・Xilinx、Vivadoの経験がある方。 |
| 勤務地 | 神奈川県厚木市 |
| アクセス | 小田急線「本厚木駅」よりバス5分 |
| 給与 | 月給制 ４０万円 ～ ５０万円＋ミニボーナス年2回 ◎これまでの経験やスキル、前職給与を考慮し決定します。 |
| 勤務時間 | ・9：00 ～ 18：00（実働 8時間） ・休憩 12：00 ～ 13：00 |
| 休日 | ◇年間休日125日 ◇土日祝日 ◇ゴールデンウイーク休暇 ◇夏季休暇 ◇年末年始休暇 |
| 通勤費 | 交通費別途支給（月5万円まで） |
| 期間 | 2021年9月 ～ 長期 |
| 諸手当・福利厚生 | ◇ミニボーナス 年２回（７月・１２月） ◇昇給 年１回（４月） ◇各種社会保険完備 ◇特別休暇あり ◇その他季節毎のイベントあり（BBQパーティー、景品付き忘年会など） |
| 備考 |
